做基本I/O口使用。
CPU发出的控制信号为低电平，使多路控制开关MUX接通B端，即与输出锁存器的“!Q”连接，同时使与门输出为低电平，场效应管Q1截止。
当P0输出数据时，写信号加在锁存器的R引脚上，内部总线上的数据通过S脚由锁存器的“!Q”端反相输出到Q2的栅极。若内部总线上数据为1，则Q2栅极上为0，此时Q2截止，Q2处于漏极开路的开漏状态，因此为了保证P0.0输出高电平，必须外接上拉电阻，否则P0端口不能正常工作！若内部总线上数据为0，则Q2栅极为1，此时Q2导通，P0.0输出低电平。
